1. <rp id="s3t7e"><object id="s3t7e"></object></rp>
        <em id="s3t7e"><ruby id="s3t7e"></ruby></em>
      2. 14年

        深圳揚興科技有限公司

        您的當前位置:深圳揚興科技有限公司 > 技術資料 > 差分晶振的輸出波形解析

        技術資料列表

        聯系方式

        公司技術資料閱讀量排名

        差分晶振的輸出波形解析

        發布時間: 2021/8/6 15:27:44 | 24 次閱讀

        常用的差分晶振輸出均屬于方波,輸出功率比較大,驅動能力較強,但諧波分量非常多。這兩種輸出模式是差分晶振的輸出邏輯,兩者的相位剛好相反,因此它們能夠組成更高性能的系統,同時還能消除共模噪聲。差分輸出(例如PECL, LVDS,HCSL) 可以滿足高速數據傳輸,應用于高速計算機,數字通信系統,雷達,測量儀器,頻率合成器等。
        一、PECL輸出:
        英文:Positive Emitter Coupled Logic
        中文:正射極耦合邏輯電平
        PECL在高速領域內一個非常重要的邏輯電路。它電路速度快,驅動能力小,噪聲小,高頻。但是功耗大,不同的電平不能驅動。如果用低電壓3.3V/2.5V電源,則被稱為LVPECL, 即Low Voltage PECL。
        PECL輸出晶振優勢:
        1.由于大電壓擺動,具有非常好的抖動性能。
        2.理想應用于高速電路。
        3.能夠驅動長傳輸線。
        PECL輸出晶振缺點:
        1.與單端輸出相比,差分輸出和外部直流偏置會產生更大的功耗。
        2.與1.8V電源不兼容。
        二、LVDS輸出:
        英文:Low Voltage Differential Signaling
        中文:低電壓差分信號
        LVDS輸出是由美國國家半導體公司研發出來的。CMOS/TTL接口傳送速率不高,距離較短,抗EMI電磁干擾能力較差。然而,LVDS可以解決這些問題,速率高,噪聲低,距離遠,傳輸準確。LVDS輸出頻率zui高可達到2.1GHz,電壓在1.8~3.3V。
        LVDS輸出的優劣點:
        1、由于較小的電壓擺幅(通常約為350mV),與LV-PECL差分晶振輸出相比功耗更低。
        2、不易受噪音影響。
        3、與CMOS/TTL相比,EMI輻射更低。
        LVDS的劣勢是與PECL相比,抖動性能降低。
        三、HCSL輸出:
        英文:High-speed Current Steering Logic
        中文:高速電流驅動邏輯
        HCSL輸出抖動zui小,功耗較大。以KOAN晶振7.0x5.0mm貼片為例,6腳zui高可達到200MHz,8腳zui高可達到700MHz。

        深圳揚興科技有限公司 地址:深圳市龍華區民塘路385號匯德大廈1號樓19層(揚興科技) 聯系人:小揚 電話:4008313189 傳真:
        技術支持:十六年的電子元器件采購平臺、ic交易網——維庫電子市場網 注冊時間:2009年

        综合在线视频精品专区

          1. <rp id="s3t7e"><object id="s3t7e"></object></rp>
            <em id="s3t7e"><ruby id="s3t7e"></ruby></em>
          2. 与狼共枕小说| 灵异小说排行榜完本| 凤舞九天小说| 怎样下载小说| 打屁屁的小说| 酥油饼的小说| 好看的小说 纯情罗曼史小说 风云小说阅读网 展昭小说 手机小说阅读网 萝莉小说 女烈小说 小说迷 爆笑小说 恋空小说 迷茫管家与懦弱的我小说 四海龙女小说 色武侠小说 轮乱小说全文阅读 小说美女图 久久小说下载 暮光之城小说 西红柿小说 鸿蒙小说 斗罗小说 男女小说 好看的校园小说 四月的小说 英文小说 青丘狐传说小说 小说全文阅读 搜小说网 小说天下 科幻小说下载 穿越小说吧免费阅读 皇色小说 张爱玲小说 生化小说 天使轻小说 黄色小说阅读网